Зошто да се користи Xilinx FPGA XC3S500E-4FTG256I?

Ако сте дизајнер за електроничко инженерство, можеби го знаете чипот XC3S500E-4FTG256I  .

 

Оваа  Теренска програмабилна порта низа  (FPGA) широко се користи во различни апликации, од  потрошувачка електроника  до индустриска контрола, авијација, воена и други области.

 

FPGA е полупроводнички уред кој се состои од матрица на конфигурабилни логички блокови (CLB) поврзани преку програмабилни интерконекции. Корисникот ги одредува овие меѓусебни врски со програмирање на SRAM. CLB може да биде едноставен (И, ИЛИ порти, итн.) или комплексен (блок RAM). FPGA овозможува да се направат промени во дизајнот дури и откако уредот ќе се залемени во ПХБ.

 

Во оваа статија, ќе научите за некои основи на XC3S500E-4FTG256I на Xilinx, а исто така ќе го истражите професионалниот начин за негово користење и неговите карактеристики.

 

Што е XC3S500E-4FTG256I?

XC3S500E-4FTG256I припаѓа на серијата Spartan-3E FPGA, дизајнирана од  Xilinx.

Семејството Spartan-3E нуди економично решение FPGA со ниска потрошувачка на енергија   , високи перформанси и напредни функции на ниво на системот.

 

 

 

Xilinx Zynq FPGA

 

XC3S500E-4FTG256I располага со 500.000 системски порти, 772 кориснички В/И и 36 блок RAM-и.  

Работи на максимална фреквенција од 400MHz и има опсег на напон на јадрото од 1,14V до 1,26V.

XC3S500E-4FTG256I најчесто се користи во апликации, како што се воздушната и одбраната, автомобилската индустрија, емитувањето, потрошувачите, компјутерите со високи перформанси, индустриските, медицинските и научните, тестовите и мерењето.

 

 

Побарајте оригинал и нов Xilinx XC3S500E-4FTG256I FGPA сега

 

Карактеристики на XC3S500E-4FTG256I

• SelectIO сигнализација

- До 633 I/O пинови

- Осумнаесет стандарди за сигнал со еден крај

- Осум стандарди за диференцијален сигнал вклучувајќи LVDS и RSDS

- Двојна стапка на податоци (DDR) поддршка

 

• Логички ресурси

- Обилни логички ќелии со способност за поместување регистар

- Широки мултиплексери

- Брза логика за носење поглед напред

- Посветени множители 18 x 18

- JTAG логика компатибилна со IEEE 1149.1/1532

 

• Изберете RAM хиерархиска меморија

- До 1.728 Kbits вкупен блок RAM

- До 432 Kbits од вкупно дистрибуирана RAM меморија

 

• Управник со дигитален часовник (четири DCM)

- Елиминација на искривување на часовникот

- Фреквентна синтеза

- Фазно поместување со висока резолуција